رأي المحرر: إذا كنت تريد أن تصبح مراقبًا جادًا لصناعة التكنولوجيا أو متحمسًا للتكنولوجيا، فأنت بحاجة إلى البدء في مراقبة ما يحدث في صناعة أشباه الموصلات semiconductor عن كثب. لا تعتبر الرقائق chips هي القلب الحرفي لجميع أجهزتنا التقنية فحسب، بل إنها تدعم أيضًا البرامج والتجارب التي أصبحنا جميعًا نعتمد عليها. والأهم من ذلك كله، أنها تمثل المؤشر الرائد للمكان الذي تتجه إليه اتجاهات التكنولوجيا المهمة، لأن تصميمات الرقائق والتقنيات التي تدخل فيها، يجب أن تكتمل قبل سنوات من المنتجات التي تستخدمها والبرامج اللازمة للاستفادة منها هم.
مع وضع الأفكار المذكورة أعلاه في الاعتبار، اسمحوا لي أن أشرح سبب أهمية الإعلان الذي يبدو متواضعا حول اتحاد صناعي جديد ومعيار صناعة أشباه الموصلات، المسمى Universal Chiplet Interconnect Express (أو UCIe)، بشكل لا يصدق.
أولا، مزيد من السياق قليلا. على مدى السنوات القليلة الماضية، كان هناك قدر كبير من النقاش والمناقشة حول الجدوى المستمرة لقانون مور Moore’s Law والمماطلة المحتملة للتقدم في صناعة الرقائق. تذكر أن جوردون مور Gordon Moore، أحد مؤسسي شركة إنتل Intel، تنبأ منذ ما يزيد قليلاً عن 50 عامًا أن أداء أشباه الموصلات سيتضاعف تقريبًا كل 18-24 شهرًا، وقد ثبت أن تنبؤاته كانت حكيمة بشكل ملحوظ. في الواقع، جادل الكثير بأن مجموع التقدم المذهل الذي حققته صناعة التكنولوجيا في وادي السيليكون على مدى نصف القرن الماضي كان في الأساس "تنفيذًا fulfillment" لهذا القانون.
مع تقدم عملية صناعة الرقائق، بدأت الصناعة تواجه بعض القيود المادية المحتملة التي يبدو التغلب عليها صعبًا للغاية. أصبحت الترانزستورات الفردية Individual transistors صغيرة جدًا لدرجة أنها تقترب من حجم الذرات الفردية- ولا يمكنك الحصول على أصغر من ذلك. ونتيجة لذلك، فإن الجهود التقليدية لتحسين الأداء من خلال تقليص الترانزستورات وتركيب المزيد والمزيد منها في قالب واحد تقترب من نهايتها. ومع ذلك، أدركت شركات الرقائق هذه التحديات المحتملة منذ سنوات وبدأت في التركيز على أفكار أخرى ومفاهيم تصميم الرقائق للحفاظ على تقدم الأداء بمعدل مماثل لقانون مور.
من أهم هذه الأفكار حول تقسيم الرقائق المتجانسة الكبيرة large monolithic chips إلى مكونات أصغر، أو chiplets، والجمع بينها بطرق ذكية. وقد أدى ذلك إلى عدد من التطورات المهمة في معماريات الرقائق chip architectures، وتغليف الرقائق chip packaging، والترابط بين عدد من المكونات.
منذ ما يزيد قليلاً عن 10 سنوات، على سبيل المثال، قدمت Arm فكرة big.LITTLE، والتي تتكون من عدة نوى لوحدة المعالجة المركزية multiple CPU cores بأحجام مختلفة متصلة ببعضها البعض للحصول على أداء عالي الجودة ولكن بمستويات طاقة منخفضة بشكل كبير. منذ ذلك الحين، رأينا تقريبًا كل شركة شرائح تستفيد من المفهوم مع نواتج Intel P و E الجديدة في وحدات المعالجة المركزية من الجيل الثاني عشر 12th-gen CPUs لتكون أحدث مثال.
ظهور شرائح SoCs متعددة الأجزاء، حيث يتم دمج العديد من العناصر المختلفة، مثل وحدات المعالجة المركزية (CPU) ووحدات معالجة الرسومات (GPU) ومزودي خدمة الإنترنت (معالجات إشارات الصور image signal processors IPSs) وأجهزة المودم modems وما إلى ذلك في شريحة واحدة - مثل ما تفعله Qualcomm مع خط Snapdragon الشهير- تطور آخر ناتج عن تفصيل شرائح القالب المفردة الكبيرة. كما شهدت الروابط بين هذه الـ chiplets تقدمًا مهمًا.
عندما قدمت AMD وحدات المعالجة المركزية Ryzen لأول مرة في عام 2017، على سبيل المثال، كانت إحدى الخصائص الفريدة للتصميم هي استخدام Infinity Fabric عالي السرعة لتوصيل العديد من نوى وحدة المعالجة المركزية متساوية الحجم معًا حتى تعمل بكفاءة أكبر.
مع استثناءات قليلة، اقتصرت معظم إمكانات التغليف والتوصيل البيني هذه على منتجات الشركة الخاصة، مما يعني أنه يمكنها فقط مزج المكونات المختلفة الخاصة بها ومطابقتها. إن إدراك أن القدرة على دمج المكونات من بائعين مختلفين قد يكون مفيدًا - لا سيما في تطبيقات الخادم عالية الأداء- أدى إلى إنشاء معيار Compute Express Link. تم تحسين CXL، الذي بدأ استخدامه للتو في منتجات العالم الحقيقي، بشكل مثالي للقيام بأشياء مثل ربط المسرعات المتخصصة interconnect specialized accelerators، مثل معالجات الذكاء الاصطناعي AI processors، مع وحدات المعالجة المركزية CPUs والذاكرة memory بطريقة سريعة وفعالة.
ولكن بقدر ما قد يكون CXL رائعًا، فإنه لم يأخذ الأشياء إلى مستوى القدرة على المزج والمطابقة بين مجموعات مختلفة من chiplets التي تصنعها شركات مختلفة باستخدام أنواع وأحجام مختلفة من عمليات التصنيع بأسلوب حقيقي يشبه Lego. وهنا يأتي دور معيار UCIe الجديد.
بدأه اتحاد قوي من Intel و AMD و Arm و Qualcomm و Samsung و Google و Meta و Microsoft، بالإضافة إلى صانعي الرقائق TSMC و ASE، يعتمد UCIe على معايير CXL و PCIe 5.0 ويحدد المادي physical (الربط interconnect) والمنطقي logical ( البرمجيات software) المعايير التي يمكن للشركات من خلالها البدء في تصميم وبناء شرائح أحلامهم.
هل تريد مزج وحدة المعالجة المركزية Intel مع AMD GPU ومودم Qualcomm ومسرع Google TPU AI ومعالج أمان Microsoft Pluton في حزمة شريحة واحدة أو نظام على الحزمة System on package SOP؟ عندما يبدأ تسويق المنتجات المستندة إلى UCIe على سبيل المثال الإطار الزمني 2024-2025، فهذا بالضبط ما يجب أن تكون قادرًا على فعله.
مع وضع الأفكار المذكورة أعلاه في الاعتبار، اسمحوا لي أن أشرح سبب أهمية الإعلان الذي يبدو متواضعا حول اتحاد صناعي جديد ومعيار صناعة أشباه الموصلات، المسمى Universal Chiplet Interconnect Express (أو UCIe)، بشكل لا يصدق.
أولا، مزيد من السياق قليلا. على مدى السنوات القليلة الماضية، كان هناك قدر كبير من النقاش والمناقشة حول الجدوى المستمرة لقانون مور Moore’s Law والمماطلة المحتملة للتقدم في صناعة الرقائق. تذكر أن جوردون مور Gordon Moore، أحد مؤسسي شركة إنتل Intel، تنبأ منذ ما يزيد قليلاً عن 50 عامًا أن أداء أشباه الموصلات سيتضاعف تقريبًا كل 18-24 شهرًا، وقد ثبت أن تنبؤاته كانت حكيمة بشكل ملحوظ. في الواقع، جادل الكثير بأن مجموع التقدم المذهل الذي حققته صناعة التكنولوجيا في وادي السيليكون على مدى نصف القرن الماضي كان في الأساس "تنفيذًا fulfillment" لهذا القانون.
مع تقدم عملية صناعة الرقائق، بدأت الصناعة تواجه بعض القيود المادية المحتملة التي يبدو التغلب عليها صعبًا للغاية. أصبحت الترانزستورات الفردية Individual transistors صغيرة جدًا لدرجة أنها تقترب من حجم الذرات الفردية- ولا يمكنك الحصول على أصغر من ذلك. ونتيجة لذلك، فإن الجهود التقليدية لتحسين الأداء من خلال تقليص الترانزستورات وتركيب المزيد والمزيد منها في قالب واحد تقترب من نهايتها. ومع ذلك، أدركت شركات الرقائق هذه التحديات المحتملة منذ سنوات وبدأت في التركيز على أفكار أخرى ومفاهيم تصميم الرقائق للحفاظ على تقدم الأداء بمعدل مماثل لقانون مور.
من أهم هذه الأفكار حول تقسيم الرقائق المتجانسة الكبيرة large monolithic chips إلى مكونات أصغر، أو chiplets، والجمع بينها بطرق ذكية. وقد أدى ذلك إلى عدد من التطورات المهمة في معماريات الرقائق chip architectures، وتغليف الرقائق chip packaging، والترابط بين عدد من المكونات.
منذ ما يزيد قليلاً عن 10 سنوات، على سبيل المثال، قدمت Arm فكرة big.LITTLE، والتي تتكون من عدة نوى لوحدة المعالجة المركزية multiple CPU cores بأحجام مختلفة متصلة ببعضها البعض للحصول على أداء عالي الجودة ولكن بمستويات طاقة منخفضة بشكل كبير. منذ ذلك الحين، رأينا تقريبًا كل شركة شرائح تستفيد من المفهوم مع نواتج Intel P و E الجديدة في وحدات المعالجة المركزية من الجيل الثاني عشر 12th-gen CPUs لتكون أحدث مثال.
ظهور شرائح SoCs متعددة الأجزاء، حيث يتم دمج العديد من العناصر المختلفة، مثل وحدات المعالجة المركزية (CPU) ووحدات معالجة الرسومات (GPU) ومزودي خدمة الإنترنت (معالجات إشارات الصور image signal processors IPSs) وأجهزة المودم modems وما إلى ذلك في شريحة واحدة - مثل ما تفعله Qualcomm مع خط Snapdragon الشهير- تطور آخر ناتج عن تفصيل شرائح القالب المفردة الكبيرة. كما شهدت الروابط بين هذه الـ chiplets تقدمًا مهمًا.
عندما قدمت AMD وحدات المعالجة المركزية Ryzen لأول مرة في عام 2017، على سبيل المثال، كانت إحدى الخصائص الفريدة للتصميم هي استخدام Infinity Fabric عالي السرعة لتوصيل العديد من نوى وحدة المعالجة المركزية متساوية الحجم معًا حتى تعمل بكفاءة أكبر.
مع استثناءات قليلة، اقتصرت معظم إمكانات التغليف والتوصيل البيني هذه على منتجات الشركة الخاصة، مما يعني أنه يمكنها فقط مزج المكونات المختلفة الخاصة بها ومطابقتها. إن إدراك أن القدرة على دمج المكونات من بائعين مختلفين قد يكون مفيدًا - لا سيما في تطبيقات الخادم عالية الأداء- أدى إلى إنشاء معيار Compute Express Link. تم تحسين CXL، الذي بدأ استخدامه للتو في منتجات العالم الحقيقي، بشكل مثالي للقيام بأشياء مثل ربط المسرعات المتخصصة interconnect specialized accelerators، مثل معالجات الذكاء الاصطناعي AI processors، مع وحدات المعالجة المركزية CPUs والذاكرة memory بطريقة سريعة وفعالة.
ولكن بقدر ما قد يكون CXL رائعًا، فإنه لم يأخذ الأشياء إلى مستوى القدرة على المزج والمطابقة بين مجموعات مختلفة من chiplets التي تصنعها شركات مختلفة باستخدام أنواع وأحجام مختلفة من عمليات التصنيع بأسلوب حقيقي يشبه Lego. وهنا يأتي دور معيار UCIe الجديد.
بدأه اتحاد قوي من Intel و AMD و Arm و Qualcomm و Samsung و Google و Meta و Microsoft، بالإضافة إلى صانعي الرقائق TSMC و ASE، يعتمد UCIe على معايير CXL و PCIe 5.0 ويحدد المادي physical (الربط interconnect) والمنطقي logical ( البرمجيات software) المعايير التي يمكن للشركات من خلالها البدء في تصميم وبناء شرائح أحلامهم.
هل تريد مزج وحدة المعالجة المركزية Intel مع AMD GPU ومودم Qualcomm ومسرع Google TPU AI ومعالج أمان Microsoft Pluton في حزمة شريحة واحدة أو نظام على الحزمة System on package SOP؟ عندما يبدأ تسويق المنتجات المستندة إلى UCIe على سبيل المثال الإطار الزمني 2024-2025، فهذا بالضبط ما يجب أن تكون قادرًا على فعله.
بالنسبة لمصنعي الأجهزة، يسمح لهم هذا نظريًا ببناء تصميم رقاقة مخصص خاص بهم دون عبء (وتكلفة) فريق أشباه الموصلات بأكمله. بعبارة أخرى، يمكنك إنشاء مستوى خاص بشريحة Apple على مستوى Apple بتكلفة تطوير أقل بكثير.
من ناحية التصنيع، هناك فوائد كبيرة أيضًا. على الرغم من أنها ليست معروفة جيدًا، إلا أنه لا يمكن لجميع الرقائق الاستفادة من بنائها في عقد عملية متطورة، مثل 4 نانومتر و 3 نانومتر اليوم. في الواقع، فإن العديد من الرقائق، خاصة تلك التي تعالج الإشارات التناظرية، هي في الواقع أفضل حالًا من كونها مبنية على عقد عملية أكبر.
تعمل أشياء مثل أجهزة مودم 5G، والواجهات الأمامية للترددات اللاسلكية RF front ends، وراديو WiFi و Bluetooth، وما إلى ذلك، بشكل أفضل عند بنائها على عقد أكبر، لأنها يمكن أن تتجنب مشكلات مثل تسرب الإشارة. نتيجة لذلك، يجب أن يكون لشركات مثل GlobalFoundries وغيرها من الشركات التي لا تمتلك أصغر عُقد عملية ولكنها متخصصة في تقنيات التصنيع أو المعالجة أو التعبئة الفريدة مستقبلًا أكثر إشراقًا في عالم أشباه الموصلات الذي يعتمد على الرقائق.
لن تقتصر القدرة على إظهار القيمة على أولئك الذين يظلون في طليعة تكنولوجيا العمليات- على الرغم من ذلك، بالتأكيد، سيستمر ذلك في كونه ذا قيمة كبيرة في المستقبل المنظور. بدلاً من ذلك، يجب أن تكون شركات تصميم الرقائق أو المسابك chip design companies or foundries التي يمكنها إثبات القدرة على تقديم قدرات فريدة في واحدة من العديد من الخطوات المختلفة على طول سلسلة التوريد supply chain لصناعة أشباه الموصلات قادرة على بناء أعمال أكثر قابلية للتطبيق. بالإضافة إلى ذلك، يمكن أن تؤدي القدرة على الاختلاط والمطابقة عبر العديد من الشركات إلى سوق أكثر تنافسية، ونأمل أن تكون قادرة على تقليل هذا النوع من اضطرابات سلسلة التوريد التي شهدناها خلال السنوات القليلة الماضية.
لا يزال هناك الكثير من العمل الذي يتعين القيام به لتوسيع نطاق دعم UCIe بشكل أكبر والتأكد من أنه يعمل أيضًا، وبسلاسة، كما يوحي المفهوم أولاً. لحسن الحظ، فإن المجموعة الأولية من الشركات التي أطلقت المعيار مثيرة للإعجاب بدرجة كافية لدرجة أنها ملزمة بتشجيع كل من بعض اللاعبين الواضحين المفقودين (أنا أنظر إلى Apple و Nvidia) بالإضافة إلى مجموعة واسعة من الشركات الأقل شهرة للمشاركة.
إن احتمالات UCIe، والأهم من ذلك، إمكانية حدوث اضطراب هائلة. لقد تحولت صناعة أشباه الموصلات اليوم بالفعل إلى حقبة جديدة مثيرة وتنافسية، وبسبب النقص في الرقائق الذي شهدناه في جميع جوانب المجتمع، فإن الوعي بأهمية أشباه الموصلات لم يكن أعلى من أي وقت مضى. مع إطلاق UCIe، أعتقد أن هناك إمكانية للوصول إلى مستوى أعلى، ومن المؤكد أنه سيكون من المثير للاهتمام مشاهدته.
