AMD patents a chiplet GPU design quite unlike Nvidia and Intel's
نشرت AMD براءة اختراعها الأولى على تصميمات وحدة معالجة الرسومات chiplet. بأسلوب AMD النموذجي، يحاولون ألا يهزوا القارب. بدأت وحدات معالجة الرسومات Chiplet في الظهور للتو. كانت Intel صريحة بشأن عملية التطوير الخاصة بها وأكدت توظيف شرائح chiplets في الجيل الأول من وحدات معالجة الرسومات المنفصلة. نشرت Nvidia، على الرغم من عدم رضائها عن التفاصيل، العديد من الأوراق البحثية حول هذا الموضوع. كانت AMD آخر معطل- وهو ما يضيف فقط إلى المؤامرات.
Chiplets، كما يوحي الاسم، عبارة عن رقائق أصغر وأقل تعقيدًا، والتي تهدف إلى العمل معًا في معالجات أكثر قوة. يمكن القول إنهم المستقبل الحتمي لجميع المكونات عالية الأداء، وفي بعض الحالات، الحاضر الناجح؛ كان استخدام AMD لتصميمات وحدة المعالجة المركزية chiplet رائعًا.
في براءة الاختراع الجديدة المؤرخة في 31 ديسمبر، تحدد AMD تصميم رقاقة صغيرة مصممًا لتقليد تصميم متآلف قدر الإمكان. يستخدم نموذجهم الافتراضي اثنين من chiplets متصلين بواسطة متداخل غير نشط عالي السرعة يسمى crosslink.
يوجد اتصال ارتباط متشابك بين ذاكرة التخزين المؤقت L2 وذاكرة التخزين المؤقت L3 في التسلسل الهرمي للذاكرة. كل شيء تحته، مثل النوى وذاكرة التخزين المؤقت L1 وذاكرة التخزين المؤقت L2، على دراية بفصلها عن الشريحة الأخرى. كل شيء أعلاه، بما في ذلك ذاكرة التخزين المؤقت L3 وذاكرة GDDR، يتم مشاركتها بين أجهزة chiplets.
Chiplets، كما يوحي الاسم، عبارة عن رقائق أصغر وأقل تعقيدًا، والتي تهدف إلى العمل معًا في معالجات أكثر قوة. يمكن القول إنهم المستقبل الحتمي لجميع المكونات عالية الأداء، وفي بعض الحالات، الحاضر الناجح؛ كان استخدام AMD لتصميمات وحدة المعالجة المركزية chiplet رائعًا.
في براءة الاختراع الجديدة المؤرخة في 31 ديسمبر، تحدد AMD تصميم رقاقة صغيرة مصممًا لتقليد تصميم متآلف قدر الإمكان. يستخدم نموذجهم الافتراضي اثنين من chiplets متصلين بواسطة متداخل غير نشط عالي السرعة يسمى crosslink.
يوجد اتصال ارتباط متشابك بين ذاكرة التخزين المؤقت L2 وذاكرة التخزين المؤقت L3 في التسلسل الهرمي للذاكرة. كل شيء تحته، مثل النوى وذاكرة التخزين المؤقت L1 وذاكرة التخزين المؤقت L2، على دراية بفصلها عن الشريحة الأخرى. كل شيء أعلاه، بما في ذلك ذاكرة التخزين المؤقت L3 وذاكرة GDDR، يتم مشاركتها بين أجهزة chiplets.
هذا التصميم مفيد لأنه تقليدي. تدعي AMD أن وحدات الحوسبة يمكنها الوصول إلى ذاكرة التخزين المؤقت ذات المستوى المنخفض على أجهزة chiplets الأخرى بأسرع ما يمكن تقريبًا من الوصول إلى ذاكرة التخزين المؤقت المحلية منخفضة المستوى. إذا ثبت صحة ذلك، فلن يحتاج البرنامج إلى تحديث.
لا يمكن قول الشيء نفسه عن تصاميم Intel و Nvidia. تعتزم إنتل استخدام تقنيتين جديدتين، EMIB (جسر الربط المتعدد المضمن) و Foveros. هذا الأخير هو متدخل نشط يستخدم من خلال السيليكون، وهو أمر تنص AMD صراحة على أنها لن تستخدمه. يتيح تصميم Intel لوحدة معالجة الرسومات تخزين ذاكرة التخزين المؤقت التي يمكن الوصول إليها من النظام والتي تعمل على تشغيل نسيج ذاكرة جديد.
لم تكشف Nvidia عن كل شيء، لكنها أشارت إلى بعض الاتجاهات التي قد تتبعها. تصف ورقة بحثية من عام 2017 تصميمًا مكونًا من أربع شرائح وبنية NUMA (الوصول غير المنتظم إلى الذاكرة) على علم ومعرفة بالمكان. كما أنه يختبر ذاكرة تخزين مؤقت L1.5 جديدة، والتي تحتفظ حصريًا بوصول إلى البيانات عن بُعد ويتم تجاوزها أثناء عمليات الوصول إلى الذاكرة المحلية.
قد يبدو نهج AMD الأقل إبداعًا، ولكنه يبدو عمليًا أيضًا. وإذا كان التاريخ قد أثبت أي شيء، فإن ملاءمة المطورين هي ميزة كبيرة.
فيما يلي رسوم بيانية إضافية من براءة الاختراع.
لا يمكن قول الشيء نفسه عن تصاميم Intel و Nvidia. تعتزم إنتل استخدام تقنيتين جديدتين، EMIB (جسر الربط المتعدد المضمن) و Foveros. هذا الأخير هو متدخل نشط يستخدم من خلال السيليكون، وهو أمر تنص AMD صراحة على أنها لن تستخدمه. يتيح تصميم Intel لوحدة معالجة الرسومات تخزين ذاكرة التخزين المؤقت التي يمكن الوصول إليها من النظام والتي تعمل على تشغيل نسيج ذاكرة جديد.
لم تكشف Nvidia عن كل شيء، لكنها أشارت إلى بعض الاتجاهات التي قد تتبعها. تصف ورقة بحثية من عام 2017 تصميمًا مكونًا من أربع شرائح وبنية NUMA (الوصول غير المنتظم إلى الذاكرة) على علم ومعرفة بالمكان. كما أنه يختبر ذاكرة تخزين مؤقت L1.5 جديدة، والتي تحتفظ حصريًا بوصول إلى البيانات عن بُعد ويتم تجاوزها أثناء عمليات الوصول إلى الذاكرة المحلية.
قد يبدو نهج AMD الأقل إبداعًا، ولكنه يبدو عمليًا أيضًا. وإذا كان التاريخ قد أثبت أي شيء، فإن ملاءمة المطورين هي ميزة كبيرة.
فيما يلي رسوم بيانية إضافية من براءة الاختراع.
الشكل 2 عبارة عن عرض مقطعي ينحدر من قطعتين إلى لوحة الدائرة. يتم تكديس القطعتين (106-1 و106-2) عموديًا على الوصلة المتقاطعة الخاملة (118) وتستخدم هياكل موصل مخصصة للوصول إلى آثار الارتباط المتشابك (206) ومن ثم التواصل مع بعضها البعض. ترتبط هياكل الموصلات غير المتصلة بالوصلة المتقاطعة (204) بلوحة الدائرة للحصول على الطاقة والإشارات الأخرى.
الشكل 3 يصور التسلسل الهرمي لذاكرة التخزين المؤقت. WGPs (معالجات مجموعة العمل) (302)، وهي عبارة عن مجموعات من أنوية التظليل، و GFXs (وحدات دالة ثابتة) (304)، وهي معالجات مخصصة لأغراض فردية، تتصل مباشرة بذاكرة التخزين المؤقت للقناة L1 (306). تحتوي كل رقاقة صغيرة على عدة بنوك L2 مخبأ (308) يمكن عنونة بشكل فردي، وكذلك متماسكة داخل رقاقة واحدة. تحتوي كل رقاقة صغيرة أيضًا على العديد من مخازن ذاكرة التخزين المؤقت L3 (310) والتي تكون متماسكة عبر وحدة معالجة الرسومات بالكامل.
يربط GDF (نسيج بيانات الرسومات graphics data fabric) (314) بنوك ذاكرة التخزين المؤقت L1 بمصارف ذاكرة التخزين المؤقت L2. تجمع SDF (نسيج البيانات القابل للتطوير scalable data fabri) (316) بين بنوك ذاكرة التخزين المؤقت L2 وتربطها بالوصلة المتقاطعة (118). يتصل الارتباط المتقاطع بـ SDFs على جميع الشرائح، بالإضافة إلى بنوك ذاكرة التخزين المؤقت L3 على جميع الشرائح. ممرات ذاكرة GDDR (المكتوبة كـ Memory PHY) (312) تتصل ببنوك ذاكرة التخزين المؤقت L3.
على سبيل المثال، إذا تطلب WGP على رقاقة واحدة بيانات من بنك GDDR على رقاقة أخرى، فسيتم إرسال تلك البيانات إلى بنك ذاكرة التخزين المؤقت L3، ثم عبر الارتباط المتقاطع إلى SDF ، ثم إلى بنك L2، وأخيرًا، من خلال من GDF إلى بنك L1.
يربط GDF (نسيج بيانات الرسومات graphics data fabric) (314) بنوك ذاكرة التخزين المؤقت L1 بمصارف ذاكرة التخزين المؤقت L2. تجمع SDF (نسيج البيانات القابل للتطوير scalable data fabri) (316) بين بنوك ذاكرة التخزين المؤقت L2 وتربطها بالوصلة المتقاطعة (118). يتصل الارتباط المتقاطع بـ SDFs على جميع الشرائح، بالإضافة إلى بنوك ذاكرة التخزين المؤقت L3 على جميع الشرائح. ممرات ذاكرة GDDR (المكتوبة كـ Memory PHY) (312) تتصل ببنوك ذاكرة التخزين المؤقت L3.
على سبيل المثال، إذا تطلب WGP على رقاقة واحدة بيانات من بنك GDDR على رقاقة أخرى، فسيتم إرسال تلك البيانات إلى بنك ذاكرة التخزين المؤقت L3، ثم عبر الارتباط المتقاطع إلى SDF ، ثم إلى بنك L2، وأخيرًا، من خلال من GDF إلى بنك L1.
الشكل 4 هو منظر من الأعلى لشريحة واحدة. يعرض بدقة أكثر المواقع والمقاييس المحتملة لمختلف المكونات. تدير وحدة التحكم HBX (404) الارتباط المتشابك، الذي تتصل به الشريحة بواسطة موصلات HBX PHY (406). المربع الصغير في الزاوية اليسرى السفلية (408) هو اتصال إضافي محتمل بالوصلة المتقاطعة لتوصيل المزيد من chiplets.
